(1) RCC_APB1PCENRレジスタのPWRENビットとBKPENビットをセットして、バックアップインターフェースの電源と動作クロックを有効にします。
(2) 電源制御レジスタ（PWR_CTLR）のDBPビットをセットして、バックアップレジスタとRTCレジスタへのアクセスを有効にします。

バックアップデータレジスタは、汎用データバッファとして使用できます。
VDD電源オフ時にVBAT電源によってデータを保存する機能があるため、重要なデータや機密データの保存に使用できます。
ただし、このデータはタンパーイベント発生後にすべてクリアされます。

外部信号（立ち上がりエッジまたは立ち下がりエッジ）が入力されると、タンパーイベントが生成され、 現在のシステムに保持されている重要な情報がハードウェアによって自動的にクリアされます。

タンパー検出はシステム情報のセキュリティを強化します。
タンパーイベントは、タンパー検出ピンで遷移エッジが検出されると生成されます（TPALビットに依存）。
タンパー検出割り込みが有効になっている場合は、同時にタンパー検出割り込みも生成されます。
タンパーイベントが発生している限り、すべてのバックアップデータレジスタはクリアされます。さらに、ハードウェア検出はメモリモードを採用しています。
タンパー検出機能が有効になっていない場合（TPE=0）、システムは遷移エッジがあるかどうかをサンプリングしてチェックし、 TPALビットの選択が満たされた場合は、タンパーイベントを事前にロックし、TPEビットを1に設定してタンパーイベントをトリガーします。

例：TPAL=0 の場合、TPAL が有効になっていない (TPE=0) が TAMPER ピンがすでに High になっていると、 TPE=1 になると追加のタンパーイベントが生成されます (システムは立ち上がりエッジを事前にロックします)。
TPAL=1 の場合、TPAL が有効になっていない (TPE=0) が TAMPER ピンがすでに Low になっていると、 TPE=1 になると追加のタンパーイベントが生成されます (システムは立ち下がりエッジを事前にロックします)。
したがって、不要なタンパーイベントによってバックアップレジスタがクリアされるのを防ぐため、 タンパーピンのハードウェア検出の開始時に BKP_TPCSR レジスタの CTE ビットを 1 に設定し、 ハードウェアによって記憶されている可能性のあるタンパーイベントを最初にクリアして、現在のタンパー検出ピンが無効であることを確認することをお勧めします。

注：VDD 電源が切断されている場合でも、タンパー検出機能は有効です。
データ バックアップ レジスタの不要なリセットを回避するために、TAMPER ピンは正しいレベルに正しく接続する必要があります。

この機能を使用するには、改ざん検出端子を共通IOポートとして選択する必要があります。 BKP_TPCTLRレジスタのTPEビットをクリアしてください。

VDD電源がオフの場合でも、BKPドメインはVBATから独立して電源を供給できます。
アプリケーションコードはBKPドメインレジスタのリセットを制御し、バックアップデータレジスタのBKP_DATAR1-10、ASOSビット、およびASOEビットは、 RCC_BDCTLRレジスタのBDRSTビットをソフトウェアで設定することでリセットされます。これは、RCCペリフェラルインターフェース制御BKPRSTビットの影響を受けません。

■レジスター内容

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA
RW
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DATA [RW]

バックアップデータ。
ユーザープログラムから呼び出すことができます。
注：これらのデータは、バックアップドメインリセット（BDRST）によってのみリセットされるか、タンパーピンイベントによって設定されます（タンパー検出ピンのTAMPER機能が有効な場合）。

■レジスター内容

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						AS0S	ASOE	CCO	CAL
RO						RW	RW	RW	RW
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ASOS [RW]

TAMPERピンのアラーム／秒パルス出力の選択

1	秒パルスを出力
0	アラームパルスを出力

注：このビットはバックアップドメインリセット（BDRST）によってのみリセットできます。

ASOE [RW]

TAMPERピン有効パルス出力ビット

1	アラームパルスまたは秒パルスの出力を有効にします
0	アラームパルスまたは秒パルスの出力を無効にします

注：このビットはバックアップドメインリセット（BDRST）によってのみリセットできます。

CCO [RW]

キャリブレーションクロック出力選択ビット

1	TEMPER端子から64分周されたRTCクロックを出力します
0	キャリブレーションクロックを出力しません

注1: この機能を有効にするには、タンパー検出機能をオフにする必要があります。
注2: このビットはVDD電源がオフになるとクリアされます。

CAL [RW]

キャリブレーション値レジスタ。このレジスタの値は、220クロックパルスごとに無視されるクロックパルスの数を示します。
これにより、RTCクロックのキャリブレーションが可能になり、クロックを0～121ppmのステップで遅くすることができます。

■レジスター内容

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														TPAL	TPE
RO														RW	RW
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TPAL [RW]

改ざん検出ピン（TEMPERピン）のアクティブレベル設定

1	改ざん検出ピンがローレベルの場合、すべてのバックアップデータレジスタがクリアされます（ハードウェアロックの立ち下がりエッジ）
0	改ざん検出ピンがハイレベルの場合、すべてのバックアップデータレジスタがクリアされます（ハードウェアロックの立ち上がりエッジ）

TPE [RW]

タンパー(Tamper)検出ピン有効ビット

1	TEMPERピンをタンパー検出に使用します
0	TEMPERピンを共通IOポートとして使用します。

■レジスター内容

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						TIF	TEF	Reserved					TPIE	CTI	CTE
RO						RO	RO	RO					RW	WO	WO
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TIF [RO]

タンパー(Tamper)割り込みフラグビット。

1	タンパーイベントが検出され、TPIEビットが1にセットされると、このビットがセットされます
0	CTIビットに1を書き込むとクリアされます。TPIEビットがリセットされると、このビットも同時にリセットされます

注：このビットは、システムがリセットされたとき、またはスタンバイモードからウェイクアップされたときにのみリセットされます。

TEF [RO]

タンパー(Tamper)イベントフラグビット

1	タンパーイベントが検出されると、このビットがセットされます
0	CTEビットに1を書き込むことでクリアされます

注：このビットが1の場合、すべてのBKP_DATARxレジスタがクリアされ、このビットがリセットされるまでは、BKP_DATARxレジスタへのすべての書き込み操作は無効になります。

TPIE [RW]

タンパー(Tamper)割り込み有効化ビット

1	タンパー検出割り込み有効（TPEを1に設定する必要があります）
0	タンパー検出割り込み無効

注1：タンパー割り込みでは、コアを低電力モードからウェイクアップさせることはできません。
注2：このビットは、システムがリセットされるか、スタンバイモードからウェイクアップされた場合にのみリセットされます。

CTI [WO]

改ざん検出割り込みクリアビット

1	書き込むとクリアされ、読み出された値は無効となります
0

CTE [WO]

改ざん検出クリアビット

1	書き込むとクリアされ、読み出される値は無効になります
0